毕业设计中期进度报告

毕业设计中期进度报告

Ⅰ. 毕业设计（论文）题目 基于FPGA多功能数字钟设计 Ⅱ. 简述开题以来所作的具体工作和取得的进展或成果，今后的安排 从确定毕业设计题目到完成开题报告至今，根据毕业设计计划安排，主要做了下列工作： 查找有关FPGA的资料，通过网络，详细的了解了什么是FPGA，FPGA与数字钟之间有什么关系？本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能以及整点报时功能。 伴随着集成电路技术的发展，电子技术自动化（EDA）技术逐渐成为数字电路技术的重要手段。基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息、通信、自动控制、计算机等领域的重要性日益突出。本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusⅡ作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。 系统主芯片采用CycloneⅡ系列EP3C16Q240C8。采用自顶向下的设计思想，将系统分为五个模块：分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块，图形输入法生成顶层模块。最后用QuartusⅡ软件进行功能仿真，验证数字钟设计的正确性。测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。 论文大纲已经基本完成，对FPGA和数字钟之间爱你的联系也有了一定的了解。之后也会进一步开展有关FPGA芯片的设计。主要从模块、动态扫描、数字钟的概念及组成基于PFGA技术的数字钟设计与实现。进一步加深对FPGA系统的设计。 学生签字： 年 月 日

.